

董展宇

德国弗莱堡大学 在读研究生

✉ Danieldongzy@gmail.com ☎ +86 15267308039

教育背景

德国弗莱堡大学 嵌入式系统工程 硕士

2025 年 10 月 – 至今

相关课程: Data Converters, RF and Microwave Circuits (1.7/1)

德国汉诺威莱布尼茨大学 电子信息 本科交换生

2024 年 10 月 – 2025 年 6 月

相关课程: Mixed-Signal Circuits (1.7/1)

西安电子科技大学 集成电路设计与集成系统 本科

2021 年 9 月 – 2025 年 6 月

相关课程: 模拟集成电路 (96/100)

项目经历

SAR / NS-SAR ADC 行为级建模

西安电子科技大学

- 基于 MATLAB 搭建 SAR ADC 行为级模型, 包含差分输入、二进制 CDAC、逐位逼近逻辑、输出码重构和 FFT 性能分析。
- 建模 CDAC mismatch、charge injection、比较器 offset/noise 与 kT/C 噪声, 分析其对 SNR/SNDR 和 ENOB 的影响。
- 尝试一阶 noise-shaping SAR 结构, 通过 error-feedback 路径对量化误差进行噪声整形建模。

DDA 传感器读出前端电路设计与仿真

德国弗莱堡大学

- 基于 XFAB 0.35 μm CMOS 工艺, 根据传感器读出前端架构, 搭建 differential difference amplifier (DDA) 核心电路, 包括双差分输入级、偏置支路、输出级与 RC Miller 补偿。
- 完成 DDA 核心的开环增益、频率响应与噪声仿真, 得到 DC gain = 84 dB、GBW = 4 MHz, 并在 1 Hz–36 kHz 带宽内提取输入参考噪声 5.68 μV_{rms} 。
- 搭建可编程增益闭环反馈网络与 ADC 等效负载, 在最大闭环增益下获得闭环输入参考噪声 9.57 μV_{rms} 、输出积分噪声 2.2 mV_{rms}, 约为 0.68 LSB。

二级 CMOS 运算放大器与带隙基准偏置电路设计

德国弗莱堡大学

- 基于 XFAB 0.35 μm CMOS 工艺, 采用 MATLAB g_m/I_D 方法完成二级 Miller 补偿运算放大器的初始尺寸设计, 并在 Cadence 中完成工作点、频率响应、摆率、输入共模范围与 Monte Carlo 仿真。
- 通过补偿网络、偏置电流与器件尺寸优化, 得到 DC gain = 100 dB、GBW = 27 MHz、PM = 70°、SR > 15 V/ μs , 并将输入参考 offset 标准差 σ_{VOS} 降低至 0.92 mV。
- 设计一阶带隙基准与偏置电流模块, 温漂最优约 32 ppm/°C, 全 PVT corner 下温漂小于 80 ppm/°C。

Segmented DAC 面积与匹配优化

德国弗莱堡大学

- 基于高斯失配模型分析 10-bit segmented DAC 的 INL/DNL 与 unit element 面积之间的关系。
- 在 INL < 0.4 LSB、DNL < 0.2 LSB、良率 95% 的约束下, 计算单位元件最小面积并建立总面积模型。
- 综合 thermometer-coded MSB 阵列面积与 decoder/routing 面积, 确定 $B_t = 4$ 为最小面积分段方案。

专业技能

仿真与设计: Cadence Virtuoso / Spectre, LTspice, ADS

建模与文档: MATLAB, LaTeX, Markdown

语言能力: 英语六级, TOEFL 92/120, 德语德福 17/20;

荣誉

- 全国大学生物理学术竞赛西北地区一等奖、国家级三等奖
- 西安电子科技大学奖学金